In one embodiment, a method (50) is provided for improving switched
capacitor performance by lowering a mismatch constraint to be equal to, or
nearly equal to, a noise constraint. The mismatch constraint is lowered by
increasing a finger spacing of a fringe capacitor design (10) while
maintaining the same surface area covered by the fringe capacitor design
(10). In another embodiment, a noise constraint is lowered by decreasing
finger spacing. Lowering the noise constraint by decreasing finger spacing
reduces the area of a fringe capacitor used in, for example, an
analog-to-digital converter. Both embodiments may improve performance of
the analog-to-digital converter by lowering power consumption, increasing
speed, or both.
Dans une incorporation, une méthode (50) est donnée pour l'amélioration de l'exécution commutée de condensateur en abaissant une contrainte de disparité pour être égale, ou presque l'égale, à une contrainte de bruit. La contrainte de disparité est abaissée en augmentant un espacement de doigt d'une conception de condensateur de frange (10) tout en maintenant la même superficie couverte par la conception de condensateur de frange (10). Dans une autre incorporation, une contrainte de bruit est abaissée en diminuant l'espacement de doigt. L'abaissement de la contrainte de bruit en diminuant l'espacement de doigt réduit le secteur d'un condensateur de frange utilisé dedans, par exemple, un convertisseur analogique-numérique. Les deux incorporations peuvent améliorer l'exécution du convertisseur analogique-numérique en abaissant la vitesse de puissance, d'augmentation d'énergie, ou toutes les deux.
