Method of delay calculation for variation in interconnect metal process

   
   

A method of calculating delay for a process variation includes finding a value for each of exactly two independent variables that results in a maximum or minimum variation of estimated cell delay plus net delay, calculating a variation of resistance from the value found for each of the exactly two independent variables, calculating a variation of capacitance from the value found for each of the exactly two independent variables, adding the calculated variation of resistance to a net resistance to generate a modified net resistance for a selected net, adding the calculated variation of capacitance to a net capacitance to generate a modified net capacitance for the selected net, and calculating the cell delay plus net delay from the modified net resistance and the modified net capacitance.

Een methode om vertraging voor een procesvariatie te berekenen omvat het vinden van een waarde voor elk van precies twee onafhankelijke variabelen die in een maximum of minimumvariatie van geschatte celvertraging plus netto vertraging resulteert, berekenend een variatie van weerstand van de waarde die voor elk die van de precies twee onafhankelijke variabelen wordt gevonden, een variatie van capacitieve weerstand van de waarde berekent die voor elk die van de precies twee onafhankelijke variabelen wordt gevonden, de berekende variatie die van weerstand tegen een netto weerstand toevoegt een gewijzigde netto weerstand voor geselecteerde netto te produceren, de berekende variatie van capacitieve weerstand toevoegt aan een netto capacitieve weerstand om een gewijzigde netto capacitieve weerstand voor geselecteerde netto te produceren, en de celvertraging plus netto berekent um variation of estimated cell delay plus net delay, calculating a variation of resistance from the value found for each of the exactly two independent variables, calculating a variation of capacitance from the value found for each of the exactly two independent variables, adding the calculated variation of resistance to a net resistance to generate a modified net resistance for a selected net, adding the calculated variation of capacitance to a net capacitance to generate a modified net capacitance for the selected net, and calculating the cell delay plus net delay from the modified netto weerstand en de gewijzigde netto capacitieve weerstand.

 
Web www.patentalert.com

< Computer system for mutual communication through network and its memory management method

< Method for improving capacitor noise and mismatch constraints in a semiconductor device

> Method of designing semiconductor device using power supply bump connections

> Tap device of cable broadcasting system

~ 00174