A method is provided for mapping logic design memory into physical memory
devices of a programmable logic device. User constraints and physical
constraints may be taken into account in generating the mapping solution.
Functional block layout on the programmable logic device may be taken into
account when generating the mapping solution. Multiple types of physical
memory types may be considered and logic design memory may be mapped to
those types of physical memory devices that are determined to be the most
appropriate. A mapping solution may be optimized using, for example,
simulated annealing.
Um método é fornecido traçando a memória do projeto da lógica em dispositivos de memória físicos de um dispositivo de lógica programável. Os confinamentes do usuário e os confinamentes físicos podem ser feitos exame no cliente em gerar a solução traçando. A disposição funcional do bloco no dispositivo de lógica programável pode ser feita exame no cliente ao gerar a solução traçando. Os tipos múltiplos de tipos físicos da memória podem ser considerados e a memória do projeto da lógica pode ser traçada 2 aqueles tipos de dispositivos de memória físicos que são determinados ser os mais apropriados. Uma solução traçando pode optimized usando, para o exemplo, o recozimento simulado.
