A circuit modification portion modifies circuit information of an
integrated circuit depending on a result of a timing test at a timing test
portion to presume delay information at a delay presumption portion by
modeling the circuit relating to its modified circuit information.
Thereafter updating the circuit information and delay information of the
integrated circuit at an information update portion to re-test the timing.
This allows to carry out a timing analysis/test of the modified circuit
without designing layout with the modified circuit information, which is
required in a conventional design method. As a result, the number of
designing the layout in the integrated circuit design is reduced to
shorten time required for the layout design, which allows to shorten time
required for the layout design process (layout design, timing
analysis/test, and timing adjustment).
Una parte di modifica del circuito modifica le informazioni del circuito di un circuito integrato secondo un risultato di una prova di sincronizzazione ad una parte di prova di sincronizzazione per presumere fa ritardare le informazioni all'fa ritardare la parte di presunzione modellando il circuito concernente le relative informazioni modificate del circuito. Da allora in poi aggiornare le informazioni del circuito e fa ritardare le informazioni del circuito integrato ad una parte dell'aggiornamento delle informazioni per riprovare la sincronizzazione. Ciò concede effettuare una sincronizzazione analysis/test del circuito modificato senza disposizione di progettazione con le informazioni modificate del circuito, che sono richieste in un metodo di progettazione convenzionale. Di conseguenza, il numero di progettazione della disposizione nel disegno del circuito integrato è ridotto per ridurre il tempo richiesto per il disegno della disposizione, che concede ridurre il tempo richiesto per il processo di disegno della disposizione (disegno della disposizione, analysis/test cronometrante e registrazione cronometrante).
