Method of forming an FeRAM having a multi-layer hard mask and patterning thereof

   
   

The present invention is directed to a method of forming an FeRAM integrated circuit, which includes forming a multi-layer hard mask. The multi-layer hard mask comprises a hard masking layer overlying an etch stop layer. The etch stop layer is substantially more selective than the overlying masking layer with respect to an etch employed to remove the bottom electrode diffusion barrier layer. Therefore during an etch of the capacitor stack, an etch of the bottom electrode diffusion barrier layer results in a substantially complete removal of the hard masking layer. However, due to the substantial selectivity (e.g., 10:1 or more) of the etch stop layer with respect to the overlying masking layer, the etch stop layer completely protects the underlying top electrode, thereby preventing exposure thereof.

La présente invention est dirigée vers une méthode de former un circuit intégré de FeRAM, qui inclut former un masque dur multicouche. Le masque dur multicouche comporte une couche masquante dure recouvrant une couche d'arrêt gravure à l'eau forte. La couche d'arrêt gravure à l'eau forte est essentiellement plus sélective que la couche masquante de recouvrement en ce qui concerne gravure à l'eau forte utilisée pour enlever la couche-barrière de diffusion d'électrode de sole. Par conséquent pendant gravure à l'eau forte de la pile de condensateur, gravure à l'eau forte de la couche-barrière de diffusion d'électrode de sole a comme conséquence un déplacement essentiellement complet de la couche masquer dure. Cependant, en raison de la sélectivité substantielle (par exemple, 10:1 ou plus) de la couche d'arrêt gravure à l'eau forte en ce qui concerne la couche masquante de recouvrement, la couche d'arrêt gravure à l'eau forte protège complètement l'électrode supérieure fondamentale, empêchant de ce fait l'exposition en.

 
Web www.patentalert.com

< Cyclical deposition of tungsten nitride for metal oxide gate electrode

< Method of forming integrated circuit contacts

> Cross point memory array using multiple modes of operation

> Method and apparatus for face-up substrate polishing

~ 00148