Semiconductor device using a multilayer wiring structure

   
   

This invention includes a signal line 17, through which a signal having a desired frequency f.sub.0 passes, formed on a semiconductor substrate 10, and a differential signal line 13 through which a signal in opposite phase to the signal passing through the signal line passes, or which is connected to a ground power supply, the signal line and the differential signal line are formed so as to be substantially in parallel with each other via an insulating layer 15, and an actual wiring length l of the signal line is longer than a wiring length l.sub.0 determined by the following equation ##EQU1## where R represents a resistance component, L represents an inductance component, and C represents a capacitance component, per unit length of the signal line when no differential signal line exists.

Cette invention inclut une ligne 17, par laquelle un signal ayant les passages désirés de la fréquence un f.sub.0, formés sur un substrat 10 de semi-conducteur, et une ligne différentielle 13 par lequel un signal dans la phase opposée au signal passant par la ligne passe, ou qui est relié à un approvisionnement de groupe de parc, la ligne et la ligne différentielle sont formées afin d'être sensiblement parallèlement à l'un l'autre par l'intermédiaire d'une couche de isolation 15, et une longueur réelle l de câblage de la ligne est plus longue qu'une longueur l.sub.0 de câblage déterminée par le ## suivant du ## EQU1 d'équation où R représente un composant de résistance, L représente le composant d'inductance, et le C représente un composant de capacité, par unité de longueur de la ligne quand aucune ligne différentielle n'existe.

 
Web www.patentalert.com

< Sample preparation apparatus and method

< Three-level unitary interconnect structure

> Electrical die contact structure and fabrication method

> Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged

~ 00127