PBGA electrical noise isolation of signal traces

   
   

A method for fabricating a semiconductor package having a 2-layer substrate, which includes an array of solder balls, is disclosed. The method includes patterning signal traces on a top layer of the substrate and identifying groups of signal traces to isolate. According to the present invention, a grounded isolation trace is then patterned adjacent to one of the groups of traces to isolate the signal traces, thereby providing noise shielding. In a preferred embodiment, the grounded isolation trace is provided with multiple vias, rather than only one. In a further aspect of the present invention a row of solder balls is connected together and to ground to create a bottom-layer isolating ground trace to further reduce noise. The bottom-layer isolating ground trace may be connected to the top-layer isolating ground trace using a via.

Un método para fabricar un paquete del semiconductor que tiene un substrato 2-layer, que incluye un arsenal de bolas de la soldadura, se divulga. El método incluye rastros de la señal que modelan en una capa superior del substrato e identificar grupos de la señal remonta para aislar. Según la actual invención, un rastro puesto a tierra del aislamiento entonces está modelado adyacente a uno de los grupos de rastros para aislar los rastros de la señal, de tal modo proporcionando blindar del ruido. En una encarnación preferida, el rastro puesto a tierra del aislamiento se proporciona vias múltiples, más bien que solamente uno. En un aspecto más otro de la actual invención una fila de las bolas de la soldadura está conectada junta y con la tierra para crear una fondo-capa que aísla el rastro de tierra para reducir más lejos ruido. La fondo-capa que aísla el rastro de tierra se puede conectar con la tapa-capa que aísla el rastro de tierra usando a vía.

 
Web www.patentalert.com

< Method for shallow trench isolation and shallow trench isolation structure

< Packaged microelectronic devices and methods of forming same

> Substrate provided with an alignment mark, method of designing a mask, computer program, mask for exposing said mark, device manufacturing method, and device manufactured thereby

> Localized backside chip cooling with integrated smart valves

~ 00147