Packaged microelectronic devices and methods of forming same

   
   

Microelectronic devices in accordance with aspects of the invention may include a die, a plurality of lead fingers and an encapsulant which may bond the lead fingers and the die. In one method of the invention, a lead frame and a die are releasably attached to a support, an encapsulant is applied, and the support can be removed to expose back contacts of the lead fingers and a back surface of the die. One microelectronic device assembly of the invention includes a die having an exposed back die surface; a plurality of electrical leads, each of which includes front and back electrical contacts; bonding wires electrically coupling the die to the electrical leads; and an encapsulant bonded to the die and the electrical leads. The rear electrical contacts of the electrical leads may be exposed adjacent a back surface of the encapsulant in a staggered array.

Os dispositivos microelectronic de acordo com aspectos da invenção podem incluir um dado, um plurality dos dedos da ligação e um encapsulant que possam ligar os dedos da ligação e o dado. Em um método da invenção, um frame da ligação e um dado são unidos releasably a uma sustentação, um encapsulant é aplicado, e a sustentação pode ser removida à exposição para trás contata dos dedos da ligação e de uma superfície traseira do dado. Um conjunto microelectronic do dispositivo da invenção inclui um dado que tem exposto para trás morre a superfície; um plurality das ligações elétricas, cada uma de que inclui contatos elétricos da parte dianteira e da parte traseira; a ligação wires eletricamente acoplar o dado às ligações elétricas; e um ligado encapsulant ao dado e às ligações elétricas. Os contatos elétricos traseiros das ligações elétricas podem ser adjacentes exposto uma superfície traseira do encapsulant em uma disposição desconcertada.

 
Web www.patentalert.com

< Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication

< Method for shallow trench isolation and shallow trench isolation structure

> PBGA electrical noise isolation of signal traces

> Substrate provided with an alignment mark, method of designing a mask, computer program, mask for exposing said mark, device manufacturing method, and device manufactured thereby

~ 00171