A computing system includes a processing system, at least a first register, and a control system. The processing system generates a first instruction set and a first address for storing a first completion status for the first instruction set. The first register receives the first address from the processing system. The control system communicates the first instruction set received from the processing system to an external device. The control system receives the first completion status from the external device, accesses the first register to determine the first address for the first instruction set, and stores the first completion status in the determined first address.

Un système de calcul inclut un système de traitement, au moins un premier registre, et un système de commande. Le système de traitement produit d'un premier ensemble d'instruction et d'une première adresse pour stocker un premier statut d'accomplissement pour le premier ensemble d'instruction. Le premier registre reçoit la première adresse du système de traitement. Le système de commande communique le premier ensemble d'instruction reçu du système de traitement à un dispositif externe. Le système de commande reçoit le premier statut d'accomplissement du dispositif externe, accède au premier registre pour déterminer la première adresse pour le premier ensemble d'instruction, et stocke le premier statut d'accomplissement dans la première adresse déterminée.

 
Web www.patentalert.com

< (none)

< Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration

> Sound muffling and heat-discharging case for computer storage device

> (none)

~ 00012