The present invention provides a cross-bar switch which includes a plurality of master bus ports, the master bus ports adapted to receive a plurality of master buses; a plurality of slave bus ports, the slave bus ports adapted to receive a plurality of slave buses; a manner of switching for selectively coupling the plurality of master bus ports to the plurality of slave bus ports; and a manner of configuration for prioritizing access requests by the plurality of master buses to the plurality of slave buses via the switching means. The cross-bar switch of the present invention has the capability of prioritizing requests between multiple parallel high speed buses. In a preferred embodiment, this arbitration is accomplished through Configuration Registers on the cross-bar switch. The Configuration Registers are programmable through the Device Control Register bus, which allows the cross-bar switch to be dynamically programmed and changed by a processor in a larger system. The cross-bar switch of the present invention minimizes the latency between data transfers. This improves the bandwidth and throughput on the on-chip bus.

De onderhavige uitvinding verstrekt een dwarsbalkschakelaar die een meerderheid van hoofdbushavens omvat, de hoofdbushavens die worden aangepast om een meerderheid van hoofdbussen te ontvangen; een meerderheid van de havens van de slavenbus, de havens van de slavenbus die worden aangepast om een meerderheid van slavenbussen te ontvangen; een manier van omschakeling voor selectief het koppelen van de meerderheid van hoofdbushavens aan de meerderheid van de havens van de slavenbus; en een manier van configuratie voor het voorrang geven van toegangs aan verzoeken door de meerderheid van hoofdbussen aan de meerderheid van slavenbussen via de omschakelingsmiddelen. De dwarsbalkschakelaar van de onderhavige uitvinding heeft het vermogen van het voorrang geven van aan verzoeken tussen veelvoudige parallelle hoge snelheidsbussen. In een aangewezen belichaming, wordt deze arbitrage verwezenlijkt door de Registers van de Configuratie op de dwarsbalkschakelaar. De Registers van de Configuratie zijn programmeerbaar door de bus van het Register van de Controle van het Apparaat, die de dwarsbalkschakelaar om dynamisch door een bewerker in een groter systeem toelaat worden geprogrammeerd en worden veranderd. De dwarsbalkschakelaar van de onderhavige uitvinding minimaliseert de latentie tussen gegevensoverdrachten. Dit verbetert de bandbreedte en de productie op de op-spaanderbus.

 
Web www.patentalert.com

< (none)

< Memory refreshing system

> Specifying wrap register for storing memory address to store completion status of instruction to external device

> (none)

~ 00012