A method of fabricating a CMOS inverter including providing a
heterostructure having a Si substrate, a relaxed Si.sub.1-x Ge.sub.x layer
on the Si substrate, and a strained surface layer on said relaxed
Si.sub.1-x Ge.sub.x layer; and integrating a pMOSFET and an nMOSFET in
said heterostructure, wherein the channel of said pMOSFET and the channel
of the nMOSFET are formed in the strained surface layer. Another
embodiment provides a method of fabricating an integrated circuit
including providing a heterostructure having a Si substrate, a relaxed
Si.sub.1-x Ge.sub.x layer on the Si substrate, and a strained layer on the
relaxed Si.sub.1-x Ge.sub.x layer; and forming a p transistor and an n
transistor in the heterostructure, wherein the strained layer comprises
the channel of the n transistor and the p transistor, and the n transistor
and the p transistor are interconnected in a CMOS circuit.
Une méthode de fabriquer un inverseur de CMOS comprenant fournir une hétérostructure ayant un substrat de silicium, une couche détendue de Si.sub.1-x Ge.sub.x sur le substrat de silicium, et une couche extérieure tendue sur ladite couche détendue de Si.sub.1-x Ge.sub.x ; et intégrant un pMOSFET et un nMOSFET dans ladite hétérostructure, où le canal de ledit pMOSFET et le canal du nMOSFET sont formés dans la couche extérieure tendue. Une autre incorporation fournit une méthode de fabriquer un circuit intégré comprenant fournir une hétérostructure ayant un substrat de silicium, une couche détendue de Si.sub.1-x Ge.sub.x sur le substrat de silicium, et une couche tendue sur la couche détendue de Si.sub.1-x Ge.sub.x ; et formant un transistor de p et un transistor de n dans l'hétérostructure, où la couche tendue comporte le canal du transistor de n et le transistor de p, et le transistor de n et le transistor de p sont reliés ensemble dans un circuit de CMOS.
