This invention relates to an MRAM array architecture which incorporates
certain advantages from both cross-point and 1T-1MTJ architectures during
reading operations. The fast read-time and higher signal to noise ratio of
the 1T-1MTJ architecture and the higher packing density of the cross-point
architecture are both exploited by using a single access transistor to
control the reading of multiple stacked columns of MRAM cells each column
being provided in a respective stacked memory layer.
Esta invención se relaciona con una arquitectura del arsenal de MRAM que incorpore ciertas ventajas las arquitecturas de cruce y de 1T-1MTJ durante operaciones de lectura. El leer-tiempo rápido y el cociente más alto de la señal/interferencia de la arquitectura 1T-1MTJ y de la densidad de embalaje más alta de la arquitectura del cruce ambas son explotados usando un solo transistor del acceso para controlar la lectura de columnas apiladas múltiples de las células de MRAM cada columna que es proporcionada en una capa apilada respectiva de la memoria.
