Method and apparatus for synchronization of row and column access operations

   
   

A circuit for synchronizing row and column access operations in a semiconductor memory having an array of bit lines pairs, word lines, memory cells, sense amplifiers, and a sense amplifier power supply circuit for powering the sense amplifiers, the circuit comprising, a first delay circuit for delaying a word line timing pulse by a first predetermined period, a first logic circuit for logically combining the word line timing pulse and the delayed word line timing pulse to produce a sense amplifier enable signal, for enabling a sense amplifier power supply circuit, a second delay circuit for delaying the word line timing pulse by a second predetermined period, and a second logic circuit for logically combining the word line timing pulse and the second delayed word line timing pulse to produce a column select enable signal, for enabling selected ones of a plurality of column access devices wherein the second predetermined time period is selected so that ones of a plurality of column access devices are activated after the sense amplifier power supply circuit is enabled.

Um circuito para sincronizar operações do acesso da fileira e da coluna em uma memória de semicondutor que tem uma disposição de linhas pares do bocado, de linhas da palavra, de pilhas de memória, de amplificadores do sentido, e de um circuito da fonte de alimentação do amplificador do sentido para powering os amplificadores do sentido, o circuito que compreende, um primeiro atrasa o circuito para retardado uma linha pulso cronometrando da palavra por um primeiro predeterminou o período, um primeiro circuito de lógica para logicamente combinar a linha pulso cronometrando da palavra e a linha atrasada pulso cronometrando da palavra para produzir um amplificador do sentido permitem o sinal, para permitir um circuito da fonte de alimentação do amplificador do sentido, um segundo atrasa o circuito para retardado a linha pulso cronometrando da palavra por um segundo período predeterminado, e um segundo o circuito de lógica para logicamente combinar a linha pulso cronometrando da palavra e a segunda linha atrasada pulso cronometrando da palavra para produzir uma coluna seleta permitem o sinal, porque permitir selecionados de um plurality de dispositivos do acesso da coluna wherein a segunda predeterminou o período de tempo está selecionado de modo que uns de um plurality de dispositivos do acesso da coluna sejam ativados depois que o circuito da fonte de alimentação do amplificador do sentido é permitido.

 
Web www.patentalert.com

< Self-synchronized synchronous rectifier

< MRAM signal size increasing apparatus and methods

> System and method for memory characterization

> Omnidirectional antenna for wireless communication with implanted medical devices

~ 00170