Replacement data error detector

   
   

A cache includes an error circuit for detecting errors in the replacement data. If an error is detected, the cache may update the replacement data to eliminate the error. For example, a predetermined, fixed value may be used for the update of the replacement data. Each of the cache entries corresponding to the replacement data may be represented in the fixed value. In one embodiment, the error circuit may detect errors in the replacement data using only the replacement data (e.g. no parity or ECC information may be used). In this manner, errors may be detected even in the presence of multiple bit errors which may not be detectable using parity/ECC checking.

Un nascondiglio include un circuito di errori per la rilevazione degli errori nei dati del rimontaggio. Se un errore è rilevato, il nascondiglio può aggiornare i dati del rimontaggio per eliminare l'errore. Per esempio, un valore predeterminato e fisso può essere usato per l'aggiornamento dei dati del rimontaggio. Ciascuna delle entrate del nascondiglio che corrispondono ai dati del rimontaggio può essere rappresentata nel valore fisso. In un incorporamento, il circuito di errori può rilevare gli errori nei dati del rimontaggio usando soltanto i dati del rimontaggio (per esempio nessuna parità o le informazioni di ECC non può essere usata). In questo modo, gli errori possono essere rilevati anche in presenza degli errori di punta multipli che non possono essere rilevabili usando il controllo di parity/ECC.

 
Web www.patentalert.com

< Method and apparatus for parallel store-in second level caching

< Balanced access to prevent gateword dominance in a multiprocessor write-into-cache environment

> Computer system with integrated directory and processor cache

> Providing multiple memory controllers on a memory bus

~ 00167