A low-voltage nonvolatile memory array includes a cell well of a first
conductivity type formed in a substrate; columns of buried bit lines of a
second conductivity type formed within the cell well, wherein columns of
the buried bit lines are isolated from each other and each is further
divided into of sub-bit line segments with deeply doped source wells of
the first conductivity type connected to the cell well; a plurality of
memory cell blocks serially arranged over one of the columns of buried bit
lines, wherein a memory cell block corresponds to a sub-bit line segment,
and each memory cell block includes at least one memory transistor having
a stacked gate, source, and drain; and a local bit line overlying the
memory cell blocks and electrically connected to the drain of the memory
transistor via a contact plug short-circuiting the drain and the subjacent
buried bit line.
Uma disposição low-voltage da memória permanente inclui uma pilha bem de um primeiro tipo do conductivity dado forma em uma carcaça; as colunas de linhas enterradas do bocado de um segundo tipo do conductivity deram forma dentro da pilha bem, wherein as colunas das linhas enterradas do bocado são isoladas de se e cada um é dividido mais mais da linha segmentos do secundário-bocado com os poços profundamente doped da fonte do primeiro tipo do conductivity conectado ao poço da pilha; um plurality dos blocos da pilha de memória arranjados em série sobre uma das colunas do bocado enterrado alinha, wherein um bloco da pilha de memória corresponde a uma linha segmento do secundário-bocado, e cada bloco da pilha de memória inclui ao menos um transistor da memória que tem uma porta, uma fonte, e um dreno empilhados; e uma linha local do bocado que overlying os blocos da pilha de memória e conectada eletricamente ao dreno do transistor da memória através de um plugue do contato que short-circuiting o dreno e a linha enterrada subjacent do bocado.
