A microprocessor cache configuration for reducing database cache misses and
improving the processing speed, comprising a level-1 data cache, and a
page prefetch cache. The page prefetch cache is adjacent the level-1 data
cache. The page prefetch cache is configured to receive and store one or
more database pages. Additionally, a page prefetch instruction provides
the database pages to the page prefetch cache. The page prefetch
instructions are generated by a compiler or by developer software.
Una configurazione del nascondiglio del microprocessore per la riduzione della mancanza di nascondiglio della base di dati e migliorare la velocità d'elaborazione, contenendo un nascondiglio di dati level-1 e un nascondiglio del prefetch della pagina. Il nascondiglio del prefetch della pagina è adiacente il nascondiglio di dati level-1. Il nascondiglio del prefetch della pagina è configurato per ricevere ed immagazzinare una o più pagine della base di dati. Ulteriormente, un'istruzione del prefetch della pagina fornisce le pagine della base di dati al nascondiglio del prefetch della pagina. Le istruzioni del prefetch della pagina sono generate da un compilatore o dal software dello sviluppatore.
