Smart integrated circuit

   
   

The present invention relates to a smart integrated circuit. This smart integrated circuit is characterized in that it has a main processor (1) and an operating system executing a main program (P1) for constituting a main task-performing process, at least one secondary processor (2) capable of concurrently executing at least one secondary program (P2) for constituting at least one task-performing process, power supply circuits (6) common to the processors and means for ensuring that the secondary processor or processors with similar power and different operating signatures are executed concurrently with the main process by continuously or intermittently inducing, in the power supply circuits, power disturbances that are superimposed on those of the main process so as to produce a continuous or intermittent scrambling.

De onderhavige uitvinding heeft op een slimme geïntegreerde schakeling betrekking. Deze slimme geïntegreerde schakeling wordt gekenmerkt in zoverre dat het een hoofdbewerker (1) en een werkend systeem heeft dat een hoofdprogramma (P1) voor het vormen van een hoofd taak-uitvoerend proces uitvoert, minstens één secundaire bewerker (2) geschikt om minstens één secundair programma (P2) gelijktijdig uit te voeren voor het vormen van minstens één taak-uitvoerend proces, kringen van de machtslevering (6) gemeenschappelijk voor de bewerkers en middelen om ervoor te zorgen dat de secundaire bewerker of de bewerkers met gelijkaardige macht en de verschillende werkende handtekeningen terzelfdertijd als het belangrijkste proces door, in de kringen van de machtslevering, machtsstoringen worden uitgevoerd onophoudelijk of bij tussenpozen te veroorzaken die op die van het belangrijkste proces worden toegevoegd om het ononderbroken of intermitterende door elkaar gooien te veroorzaken.

 
Web www.patentalert.com

< Logical pipeline for data communications system

< Microprocessor protected against parasitic interrupt signals

> Method for processing an electronic system subjected to transient error constraints and memory access monitoring device

> Mixed hardware/software architecture and method for processing xDSL communications

~ 00153