Mixed hardware/software architecture and method for processing xDSL communications

   
   

A method of implementing a scaleable architecture for a communications system is disclosed, based on minimizing a total gate count for the communications system to reduce cost, complexity, etc. The method considers the requirements of particular communications transmission process that is dividable into individual transmission tasks. A computational complexity for each of said N individual transmission tasks respectively, said computational complexity being based on a number of instructions per second (MIPs) required by a computational circuit to perform each of said N individual transmission tasks; a number of gates and/or transistors required to implement each of individual transmission task using a hardware based or software based computing circuit, etc. After determining an effective number of MIPs acheivable by such circuits, the N tasks are allocated in a gate efficient manner for a final design architecture, or for a working implementation in the field. A system constructed in this fashion is highly gate efficient and cost effective, so that a multiport system can be put on single SOC integrated circuit.

Показан метод снабжать scaleable зодчество для системы связи, после того как он основан на уменьшать полный отсчет строба для системы связи для уменьшения цены, сложности, etc. Метод рассматривает требования определенного процесса передачи связей dividable в индивидуальные задачи передачи. Вычислительная сложность по каждом из из сказанные задачи передачи н индивидуальные соответственно, сказанная вычислительная сложность будучи основыванным на нескольких инструкциях согласно с секунда (mIPs) требуемая, что вычислительной цепью выполнить каждую из сказанных задач передачи н индивидуальных; несколько стробы and/or транзисторы необходимы, что снабдили каждую из индивидуальной задачи передачи использующ основанное оборудование или средство программирования основали вычисляя цепь, etc. После обусловливать эффективный количество mIPs acheivable такими цепями, задачи н размещаны в образе строба эффективном для окончательного зодчества конструкции, или для работая вставкы в поле. Системой построенной in this fashion будет высоки стробом эффективным и ценой эффективной, так, что систему multiport можно одеть в одиночная цепь soc интегрированная.

 
Web www.patentalert.com

< Smart integrated circuit

< Method for processing an electronic system subjected to transient error constraints and memory access monitoring device

> System and method for compressing data

> Method and apparatus for a multi-purpose domino adder

~ 00153