Method and apparatus for producing bonded dielectric separation wafer

   
   

The present invention provides a method for producing a bonded dielectric separation wafer in which an auto-alignment can be carried out with reference to the orientation flat of a supporting substrate wafer after the wafer bonding step, and also an apparatus to be used for bonding wafers. When wafers are placed one upon another, the silicon wafers 10, 20 are irradiated with transmission light in order to capture the transmission images thereof. The positions of the pattern of dielectric isolation grooves 13 in the silicon wafer 10 and the orientation flat 20a of the silicon wafer 20 are determined from the images and the bonding position of the wafers 10, 20 is determined based on the determined positions. Auto-alignment of the bonded dielectric separation wafer can thereby be carried out with reference to the orientation flat 20a of the silicon wafer 20 after the wafer bonding step.

De onderhavige uitvinding verstrekt een methode om een diëlektrisch scheidingswafeltje te produceren in entrepot waarin een auto-groepering met betrekking tot de richtlijnvlakte van een ondersteunend substraatwafeltje na de wafeltjestap plakkend, en ook een apparaat kan worden uitgevoerd dat voor het plakken van wafeltjes moet worden gebruikt. Wanneer de wafeltjes geplaatst één op een andere zijn, worden siliciumwafeltjes 10, 20 bestraald met transmissielicht om de transmissiebeelden daarvan te vangen. De posities van het patroon van diëlektrische isolatie groeft 13 in siliciumwafeltje 10 en de richtlijn vlakke 20a wordt van siliciumwafeltje 20 bepaald van de beelden en de positie plakkend van wafeltjes 10..20 wordt bepaald gebaseerd op de bepaalde posities. De auto-groepering van het diëlektrische scheidingswafeltje in entrepot kan daardoor met betrekking tot de richtlijn vlakke 20a van siliciumwafeltje 20 na de wafeltjestap worden uitgevoerd plakkend.

 
Web www.patentalert.com

< Method for the production of para-hydroxybenzoate in Pseudomonas mendocina

< Semiconductor integrated circuit having high-speed and low-power logic gates with common transistor substrate potentials, and design data recording medium therefor

> Electrodepositing solution for low-potential electrodeposition and electrodeposition method using the same

> Image forming apparatus with selectively lockable intermediate members for supporting developing and forming devices of same

~ 00150