Image processing device

   
   

An inexpensive and simple circuit for improving an image quality of a dynamic image, with appropriate processing flexibly performed for dynamic image qualities also for a plurality of input signal sources. An image processing device comprises a memory unit having a memory region for storing images of at least one screens, a memory control unit for performing an input system operation to write image data to the memory unit on the basis of a first clock and a first image synchronizing signal and for performing an output system operation to output image data read out from the memory unit on the basis of a second clock and a second image synchronizing signal, a clock generating unit for generating the second clock, and a synchronizing control unit for inputting the second clock and for outputting the second image synchronizing signal, wherein the synchronizing control unit generates a third image synchronizing signal asynchronous to the first image synchronizing signal by dividing the second clock and a fourth image synchronizing signal with being synchronized to the first image synchronizing signal by using the second clock and selects one of the third image synchronizing signal and the fourth image synchronizing signal to output it as the second image synchronizing signal. There can be a plurality of the input image signals; if so, the synchronizing control unit generates the fourth image synchronizing signals by the number corresponding to the number of input image signals.

Недорогая и просто цепь для улучшать качество изображения динамического изображения, при соотвествующий обрабатывать гибко выполненный для динамических качеств изображения также для множественности источников входного сигнала. Приспособление обработкаа изображений состоит из блока памяти имея зону памяти для хранить изображения по крайней мере одного экранирует, блок управлением памяти для выполнять функционирования системы входного сигнала для писания данных по изображения к блоку памяти on the basis of первые часы и сигнал первого изображения синхронизируя и для выполнять функционирования системы выхода к данным по изображения выхода прочитанному вне от блока памяти on the basis of вторые часы и сигнал второго изображения синхронизируя, часы производя блок для производить вторые часы, и синхронизируя блок управления для inputting вторые часы и для вывидить наружу сигнал второго изображения синхронизируя, при котором синхронизируя блок управления производит третьи сигнал изображения синхронизируя асинхронный к сигналу первого изображения синхронизируя путем разделять вторые часы и сигналу четвертого изображения синхронизируя с быть синхронизированным к сигналу первого изображения синхронизируя путем использование вторых часов и выбирает один из сигнала третьего изображения синхронизируя и сигнала четвертого изображения синхронизируя вывести наружу он как сигнал второго изображения синхронизируя. Может быть множественность сигналов изображения входного сигнала; если так, синхронизируя блок управления производит сигналы четвертого изображения синхронизируя номером соответствуя к числу сигналов изображения входного сигнала.

 
Web www.patentalert.com

< JTAG instruction register and decoder for PLDS

< User-definable communications methods and systems

> Raster engine with bounded video signature analyzer

> Non-synchronous hardware emulator

~ 00150