JTAG instruction register and decoder for PLDS

   
   

An apparatus comprising a synchronous circuit configured to (i) shift a JTAG instruction signal in response to a first control signal, (ii) decode the JTAG instruction signal while the JTAG instruction signal is shifted and (iii) latch the decoded JTAG instruction signal in response to a second control signal.

Ein Apparat, der einen synchronen Stromkreis zusammengebaut wird zu (i) enthält, verschieben ein JTAG Anweisung Signal in Erwiderung auf ein erstes Steuersignal, decodieren (ii) das JTAG Anweisung Signal, während das JTAG Anweisung Signal und (iii) Verriegelung das decodierte JTAG Anweisung Signal in Erwiderung auf ein zweites Steuersignal verschoben wird.

 
Web www.patentalert.com

< IC with wait state registers

< Method and system for expanding the I/O on I/O limited devices

> User-definable communications methods and systems

> Image processing device

~ 00138