A display unit is constituted by a passive matrix of independently
controllable pixels characterized by an active area of n rows and m
columns of discrete pixels and a pixel border. The pixel border has a
predetermined width, in one embodiment two pixels. The border pixel color
state is controlled herein by the frame buffer memory. The pixel border
color state is controlled to correspond to information contained in a
frame buffer memory locus. This locus may be, in various embodiments
herein, a single pixel, a row of pixels, or a number of rows of pixels of
frame buffer memory. Each row of pixels may be equal to m and/or n. In one
embodiment, the frame buffer controls the border pixels directly via a
liquid crystal display controller and drivers, without a timing generation
mechanism, such as a timing ASIC.
Блок индикации образован пассивной матрицей независимо controllable пикселов, котор характеризуют активно зоной рядков н и колонками м дискретных пикселов и граници пиксела. Граница пиксела имеет предопределенную ширину, в одном воплощении 2 пиксела. Положение цвета пиксела граници проконтролировано здесь памятью буфера изображения. Положение цвета граници пиксела проконтролировано для того чтобы соответствовать к информации, котор содержат в локусе памяти буфера изображения. Этот локус может находиться, в различных воплощениях здесь, одиночный пиксел, рядок пикселов, или несколько рядки пикселов памяти буфера изображения. Каждый рядок пикселов может быть равн к м and/or н. В одном воплощении, буфер изображения контролирует пикселы граници сразу через регулятор и водителей жидкостной crystal индикации, без механизма приурочивая поколения, such as время ASIC.
