Methods of filling constrained spaces with insulating materials and/or of forming contact holes and/or contacts in an integrated circuit

   
   

According to one embodiment (500), a method of depositing an insulating layer to fill constrained spaces on an integrated circuit is disclosed. Gate structures are formed that include sidewall structures (502 and 504). An insulating layer may then be deposited over the gate structures (506). An insulating layer may be deposited by high density plasma CVD to create a silicon dioxide layer with relatively high levels of phosphorous. An insulating layer formed in this manner may fill constrained spaces and may not include a following reflow step. This may allow for a smaller thermal budget and may reduce process complexity and/or cycle time. In the event the insulating layer is substantially phosphosilicate glass (PSG), the formation of a "cap" layer of undoped silicon oxide may be avoided. Without a cap layer, contact holes may be etched through an insulating layer with a single etch step. This may also reduce process complexity and/or cycle time.

Secondo un incorporamento (500), un metodo di depositare uno strato isolante per riempire gli spazi costretti su un circuito integrato è rilevato. Le strutture del cancello sono formate che includono le strutture del muro laterale (502 e 504). Uno strato isolante può allora essere depositato sopra le strutture del cancello (506). Uno strato isolante può essere depositato tramite CVD ad alta densità del plasma per generare uno strato del diossido del silicone con i livelli elevati relativamente di fosforoso. Uno strato isolante formato in questo modo può riempire gli spazi costretti e non può includere un seguente punto di reflow. Ciò può tenere conto un più piccolo preventivo termico e può ridurre il tempo trattato di ciclo e/o di complessità. Nel caso che lo strato isolante è sostanzialmente vetro del phosphosilicate (PSG), la formazione di uno strato "della protezione" dell'ossido undoped del silicone può essere evitato. Senza uno strato della protezione, mettasi in contatto con i fori può essere inciso con uno strato isolante con un singolo punto incissione all'acquaforte. Ciò può anche ridurre il tempo trattato di ciclo e/o di complessità.

 
Web www.patentalert.com

< Method of mounting a circuit component and joint structure therefor

< Fine line circuitization

> Elimination of implant damage during manufacture of HBT

> Low capacitance coupling wire bonded semiconductor device

~ 00145