Multiprocessor environment supporting variable-sized coherency transactions

   
   

A method and system for performing variable-sized memory coherency transactions. A bus interface unit coupled between a slave and a master may be configured to receive a request (master request) comprising a plurality of coherency granules from the master. Each snooping unit in the system may be configured to snoop a different number of coherency granules in the master request at a time. Once the bus interface unit has received a collection of sets of indications from each snooping logic unit indicating that the associated collection of coherency granules in the master request have been snooped by each snooping unit and that the data at the addresses for the collection of coherency granules snooped has not been updated, the bus interface unit may allow the data at the addresses of those coherency granules not updated to be transferred between the requesting master and the slave.

Een methode en een systeem om de veranderlijk-gerangschikte transacties van de geheugencoherentie uit te voeren. Een eenheid van de businterface die tussen een slaaf en een meester wordt gekoppeld kan worden gevormd om een verzoek (hoofdverzoek) te ontvangen bestaand uit een meerderheid van coherentiekorrels van de meester. Elke snooping eenheid in het systeem kan aan snoop een verschillend aantal coherentiekorrels in het hoofdverzoek worden gevormd tegelijkertijd. Zodra de eenheid van de businterface een inzameling van reeksen aanwijzingen van elke snooping logicaeenheid ontvangen heeft die dat de bijbehorende inzameling van coherentiekorrels in het hoofdverzoek is geweest erop wijst snooped door elke snooping eenheid en dat de gegevens op de adressen voor de inzameling van coherentiekorrels niet zijn bijgewerkt snooped, kan de eenheid van de businterface de gegevens op de adressen van die coherentiekorrels niet toestaan die worden bijgewerkt om tussen de vragende meester en de slaaf worden overgebracht.

 
Web www.patentalert.com

< System and method for detecting attempts to access data residing outside of allocated memory

< Cache memory management system and method

> Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system

> Method and apparatus for efficiently generating, storing, and consuming arithmetic flags between producing and consuming macroinstructions when emulating with microinstructions

~ 00138