Capacitor

   
   

The present invention relates to a WACC and a fabricating method thereof to prevent the occurrence of lifting between a polysilicon layer pattern and blocking metal layer of an upper electrode. In order to accomplish the object of the present invention, there is provided a capacitor having upper and lower electrodes and a dielectric layer therebetween, wherein the upper electrode has a polysilicon pattern constructed in a deposition structure of "first undoped polysilicon layer/doped polysilicon layer/second undoped polysilicon layer" to be connected with a first metal pattern at the top portion, and the lower electrode has first and second metal patterns to be connected with a p++ type silicon substrate at the bottom portion. The first metal pattern is preferably constructed in a deposition structure of "blocking metal layer/aluminum layer", where the blocking metal layer is preferably constructed in a "Ti/TiN" deposition structure. Accordingly, the capacitor is constructed to enable the blocking metal layer to be in contact with an undoped polysilicon layer, rather than a doped polysilicon layer as in conventional embodiments, to achieve an effect that the doffing level of the polysilicon layer is reduced as compared to the conventional configuration, thereby enhancing formation of the silicide layer between the polysilicon layer and the blocking metal layer to improve adhesion and prevent the occurrence of lifting.

De onderhavige uitvinding heeft op een WACC en een het vervaardigen methode betrekking daarvan om het voorkomen te verhinderen van het opheffen tussen een polysilicon laagpatroon en het blokkeren een metaallaag van een hogere elektrode. Om het doel van de onderhavige uitvinding te verwezenlijken, er verstrekt een condensator die hogere en lagere elektroden heeft wordt en een diƫlektrische laag therebetween, waarin de hogere elektrode een polysilicon patroon heeft dat in een depositostructuur wordt geconstrueerd van "eerste undoped polysilicon laag/gesmeerde polysilicon laag/tweede undoped polysilicon laag" dat aan een eerste metaalpatroon bij het hoogste gedeelte moet worden verbonden, en de lagere elektrode heeft eerst en tweede metaalpatronen die aan een p++ type siliciumsubstraat bij het bodemgedeelte moeten worden verbonden. Het eerste metaalpatroon wordt bij voorkeur geconstrueerd in een depositostructuur van "het blokkeren de laag van de metaallaag/aluminium", waar de het blokkeren metaallaag bij voorkeur in een "Ti/TiN" depositostructuur wordt geconstrueerd. Dienovereenkomstig, wordt de condensator geconstrueerd om de het blokkeren metaallaag toe te laten om in contact met een undoped polysilicon laag, eerder dan een gesmeerde polysilicon laag zoals in conventionele belichamingen te zijn, om een effect dat te bereiken het doffing niveau van de polysilicon laag in vergelijking tot de conventionele configuratie wordt verminderd, daardoor verbeterend vorming van de silicide laag tussen de polysilicon laag en de het blokkeren metaallaag om adhesie te verbeteren en het voorkomen te verhinderen van het opheffen.

 
Web www.patentalert.com

< Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone

< Photo-semiconductor module and method for manufacturing the same

> Method for fabricating a radiation-emitting semiconductor chip based on III-V nitride semiconductor, and radiation-emitting semiconductor chip

> Crosstalk reduction in a crosspoint thyristor switching array using a shielded dielectric stack

~ 00137