A method of designing a VLSI chip and a chip designed according to the
method are described. The method includes the steps of early consideration
of resistive and capacitive values during a VLSI chip design process. The
method provides for estimation of signal routes between nodes of
functional blocks to be incorporated in the chips. The estimation may be
based on a floor plan describing the positioning of the functional blocks,
a connectivity description identifying connections between ports of the
blocks and physical and mechanical configuration parameters. The
functional blocks and design of the layout may be hierarchical in nature.
The signal route estimation may be based on control factors such as the
specification of signal route establishment algorithms. The next step is
to foliate the nodes followed by determining resistance and capacitance
values corresponding to all or parts of the estimated signal routes. The
resistive and capacitive values may be incorporated into a model and a
connectivity net list may be generated.
Μια μέθοδος ένα τσιπ VLSI και ένα τσιπ που σχεδιάζεται σύμφωνα με τη μέθοδο περιγράφονται. Η μέθοδος περιλαμβάνει τα βήματα της πρόωρης εκτίμησης των ανθεκτικών και χωρητικών τιμών κατά τη διάρκεια μιας διαδικασίας σχεδίου τσιπ VLSI. Η μέθοδος προβλέπει την εκτίμηση των διαδρομών σημάτων μεταξύ των κόμβων των λειτουργικών φραγμών που ενσωματώνονται στα τσιπ. Η εκτίμηση μπορεί να βασιστεί σε ένα σχέδιο ορόφων περιγράφοντας τον προσδιορισμό θέσης των λειτουργικών φραγμών, μια περιγραφή συνδετικότητας προσδιορίζοντας τις συνδέσεις μεταξύ των λιμένων των φραγμών και των φυσικών και μηχανικών παραμέτρων διαμόρφωσης. Οι λειτουργικοί φραγμοί και το σχέδιο του σχεδιαγράμματος μπορούν να είναι ιεραρχικής φύσης. Η εκτίμηση διαδρομών σημάτων μπορεί να βασιστεί στους παράγοντες ελέγχου όπως η προδιαγραφή των αλγορίθμων καθιερώσεων διαδρομών σημάτων. Το επόμενο βήμα είναι στο foliate οι κόμβοι που ακολουθούνται με τον καθορισμό των τιμών αντίστασης και ικανότητας που αντιστοιχούν στο όλο ή μέρη των κατ' εκτίμηση διαδρομών σημάτων. Οι ανθεκτικές και χωρητικές τιμές μπορούν να ενσωματωθούν σε ένα πρότυπο και ένας καθαρός κατάλογος συνδετικότητας μπορεί να παραχθεί.
