Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers

   
   

A method of forming a poly-poly capacitor, a MOS transistor, and a bipolar transistor simultaneously on a substrate comprising the steps of depositing and patterning a first layer of polysilicon on the substrate to form a first plate electrode of said capacitor and on an electrode of the MOS transistor, and depositing and patterning a second layer of polysilicon on the substrate to form a second plate electrode of said capacitor and an electrode of the bipolar transistor.

Une méthode de former un poly-poly condensateur, un transistor de MOS, et un transistor bipolaire simultanément sur un substrat comportant les étapes de déposer et de modeler une première couche de polysilicon sur le substrat pour former une première électrode de plat de ledit condensateur et sur une électrode du transistor de MOS, et de déposer et de modeler une deuxième couche de polysilicon sur le substrat pour former une deuxième électrode de plat de ledit condensateur et une électrode du transistor bipolaire.

 
Web www.patentalert.com

< Semiconductor photodetector device and manufacturing method thereof

< Push-pull configurations for semiconductor device having a PN-Junction with a photosensitive region

> Tracking circuit

> Heterojunction bipolar transistors with extremely low offset voltage and high current gain

~ 00137