ESD parasitic bipolar transistors with high resistivity regions in the collector

   
   

A method and a structure for a parasitic bipolar silicided ESD device that has high resistivity regions within the collector of the parasitic NPN. The device has the structure of a N-MOS transistor and a substrate contact. The device preferably has silicide regions over the doped regions. The invention has two types of high resistivity regions: 1) isolation regions (e.g., oxide shallow trench isolation (STI)) and 2) undoped or lightly doped regions (e.g., channel regions). The channel regions can have gates thereover and the gates can be charged. Also, optionally a n.sup.- well (n minus well) can be formed under the collector. The high resistivity regions increase the collector resistivity thereby improving the performance of the parasitic bipolar ESD device.

Een methode en een structuur voor parasitische bipolair silicided ESD apparaat dat hoge weerstandsvermogengebieden binnen de collector van parasitische NPN heeft. Het apparaat heeft de structuur van een N-MOS transistor en een substraatcontact. Het apparaat heeft silicide bij voorkeur gebieden over de gesmeerde gebieden. De uitvinding heeft twee types van hoge weerstandsvermogengebieden: 1) isolatiegebieden (b.v., isolatie van de oxyde de ondiepe geul (STI)) en 2) undoped of licht gesmeerde gebieden (b.v., kanaalgebieden). De kanaalgebieden kunnen poorten hebben thereover en de poorten kunnen worden geladen. Ook, naar keuze een n.sup. - goed (n minus goed) kan onder de collector worden gevormd. De hoge weerstandsvermogengebieden verhogen het collectorweerstandsvermogen daardoor verbeterend de prestaties van het parasitische bipolaire ESD apparaat.

 
Web www.patentalert.com

< Method for filling structural gaps and integrated circuitry

< Semiconductor device having a potential fuse, and method of manufacturing the same

> High permeability composite films to reduce noise in high speed interconnects

> Leadless chip carrier for reduced thermal resistance

~ 00130