Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication

   
   

The present invention provides a dynamic threshold (DT) CMOS FET and a method for forming the same that results in improved device performance and density. The preferred embodiment of the present invention provides a DT CMOS FET with a short, low resistance connection between the gate and the body and with low body-to-source/drain capacitance. The low body-to-source/drain capacitance is achieved using a thin, fin-type body. The low resistance connection between the gate and the body contact is achieved by having the gate and body contact aligned on opposite long sides of the fin with a bridge over the top of the narrow fin electrically connecting the gate and body.

De onderhavige uitvinding verstrekt dynamische drempel(dt) CMOS FET en een methode om het zelfde te vormen dat in betere apparatenprestaties en dichtheid resulteert. De aangewezen belichaming van de onderhavige uitvinding voorziet DT CMOS FET van een korte, lage weerstandsverbinding tussen de poort en het lichaam en van lage lichaam-aan-bron/afvoerkanaalcapacitieve weerstand. De lage lichaam-aan-bron/afvoerkanaalcapacitieve weerstand wordt bereikt gebruikend dun, een vin-type lichaam. De lage weerstandsverbinding tussen de poort en het lichaamscontact wordt door het hebben van het poort en lichaamscontact bereikt dat aan tegenovergestelde lange kanten van de vin op een brug over de bovenkant van de smalle vin wordt gericht die elektrisch de poort en het lichaam verbindt.

 
Web www.patentalert.com

< Optical wireless communications

< SOI MOSFET with asymmetrical source/body and drain/body junctions

> Semiconductor device and method for driving the same

> Semiconductor device and CMOS transistor

~ 00124