System and method for coordinating activation of a plurality of modules through the use of synchronization cells comprising a latch and regulating circuits

   
   

In the field of systems for the synchronization of modular electronic circuits, a system is provided for the coordinated activation of the modules. This system includes synchronization cells that have their pace set by a primary clock signal and deliver secondary clock signals controlled intermittently by the enabling signals to respectively activate the modules. The cells lock the state of each enabling signal associated with a regulator for regulating the periodicity of the change in state of each secondary clock signal and coordinating the changes in states of the secondary clock signals with one another. The system can be advantageously applied to electronic circuits having very high frequency data processing modules, especially those providing for the multiplexing of the transmissions of data carried out by each module.

En el campo de los sistemas para la sincronización de circuitos electrónicos modulares, un sistema se proporciona para la activación coordinada de los módulos. Este sistema incluye las células de la sincronización que tienen su paso fijado por una señal primaria del reloj y entregan las señales secundarias del reloj controladas intermitentemente por las señales que permiten de activar respectivamente los módulos. Las células traban el estado de cada señal que permite asociada a un regulador para regular la periodicidad del cambio en estado de cada señal secundaria del reloj y coordinar los cambios en los estados de las señales secundarias del reloj el uno con el otro. El sistema se puede aplicar ventajoso a los circuitos electrónicos que tienen módulos de proceso de datos muy de alta frecuencia, especialmente ésos que preven la multiplexación de las transmisiones de los datos realizados por cada módulo.

 
Web www.patentalert.com

< Method and apparatus for invalidating a cache line without data return in a multi-node architecture

< Semiconductor memory having asynchronous pipeline stages

> Multiprocessor with pair-wise high reliability mode, and method therefore

> Auto-dial business card system

~ 00123