A synchronous type semiconductor device which inputs/outputs data with
respect to a host includes a memory circuit, command decoder and CAS
latency setting circuit. The command decoder decodes a command control
signal input from the host in synchronism with a clock input from the host
and outputs the decoded command to the memory circuit. The command
includes a read command and mode register set command. The CAS latency
setting circuit sets CAS latency in a read cycle based on a predetermined
command output from the command decoder and a function control signal
input from the host. The predetermined command is a command other than the
mode register set command.
Un tipo sincrono dispositivo a semiconduttore che i dati di inputs/outputs riguardo ad un ospite includono un circuito di memoria, un decodificatore di ordine e uno stato latente di CAS che regola il circuito. Il decodificatore di ordine decodifica un input del segnale di controllo di ordine dall'ospite nel sincronismo con un input di orologio dall'ospite e produce l'ordine decodificato al circuito di memoria. L'ordine include un ordine stabilito del registro di modo e di ordine colto. Lo stato latente di CAS che regola il circuito regola lo stato latente di CAS in un ciclo colto basato su un ordine predeterminato prodotto dal decodificatore di ordine e da un segnale di controllo di funzione immessi dall'ospite. L'ordine predeterminato รจ un ordine tranne l'ordine stabilito del registro di modo.
