Turbo decoder with modified input for increased code word length and data rate

   
   

A turbo decoder system utilizing a MAP decoding algorithm has a predetermined number of turbo decoder modules for decoding segments of a turbo code component code word in parallel, thereby expanding the block-length and data rate capability of the turbo decoder. Upon completion of any half iteration of the MAP decoding algorithm, the a posteriori bit probability estimates are provided to an interleave/de-interleave-and-convert-data function block wherein they are re-ordered, segmented, used to modify the original received data samples, and provided back to the respective turbo decoder modules as input data samples for the systematic bits. Decoding continues in this manner until a predetermined number of half iterations is performed, and data decisions are made on the final a posteriori estimates.

Un système de décodeur de turbo utilisant un algorithme de décodage de CARTE a un nombre prédéterminé de modules de décodeur de turbo pour des segments de décodage d'un mot de code composant de code de turbo en parallèle, augmentant de ce fait les possibilités de débit de bloquer-longueur et du décodeur de turbo. Sur l'accomplissement de n'importe quelle demi d'itération de l'algorithme de décodage de CARTE, a a posteriori mordu des évaluations de probabilité sont fournis à un bloc de fonction d'interleave/de-interleave-and-convert-data où elles sont commandées à nouveau, segmenté, utilisé pour modifier les échantillons reçus originaux de données, et si de nouveau aux modules respectifs de décodeur de turbo en tant qu'échantillons de données d'entrée pour le peu systématique. Le décodage continue de cette manière jusqu'à ce qu'un nombre prédéterminé de demi d'itérations soit exécuté, et des décisions de données sont prises sur les évaluations de finale a posteriori.

 
Web www.patentalert.com

< Configuration for generating signal impulses of defined lengths in a module with a bist-function

< Test data generating system and method to test high-speed actual operation

> Method for combining logic-based circuit units and memory-based circuit units and circuit arrangement

> Optimization of abutted-pin hierarchical physical design

~ 00107