A synchronous flash memory includes an array of non-volatile memory cells.
The memory device has a package configuration that is compatible with an
SDRAM. The memory device includes a pipelined buffer with selectable
propagation paths to route data from the input connection to the output
connection. Each propagation path requires a predetermined number of clock
cycles. The non-volatile synchronous memory includes circuitry to route
both memory data and register data through the pipelined output buffer to
maintain consistent latency for both types of data.
Одновременная внезапная память вклюает блок слаболетучей ячейкы памяти. Приспособление памяти имеет конфигурацию пакета совместимо с SDRAM. Приспособление памяти вклюает прокладыванный трубопровод буфер с дискретными курсами распространения для того чтобы направить данные от соединения входного сигнала к соединению выхода. Каждый курс распространения требует предопределенного количества такта. Слаболетучая одновременная память вклюает сети для того чтобы направить и данные по памяти и зарегистрировать данные через прокладыванный трубопровод буфер выхода для поддержания последовательной латентности для обоих типов данных.
