Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer

   
   

A method for reducing the surface roughness of a metal layer is provided. In some embodiments, the method may include depositing a fill layer upon a metal layer and subsequently polishing the fill layer. In some cases, the method may form a surface in which an upper surface of the fill layer is substantially level with at least one of the peaks associated with the surface roughness of the metal layer. In some cases, the surface may include portions of the metal layer and portions of the fill layer residing above the metal layer. In other cases, the method may include forming a surface in which the fill layer is arranged above the metal layer-fill layer interface. In either case, a semiconductor topography having a metal layer with a mean surface roughness less than the mean surface roughness obtained during the deposition of the metal layer may be obtained.

Une méthode pour réduire la rugosité extérieure d'une couche en métal est fournie. Dans quelques incorporations, la méthode peut inclure déposer une couche de suffisance sur une couche en métal et polir plus tard la couche de suffisance. Dans certains cas, la méthode peut former une surface dans laquelle un extrados de la couche de suffisance est essentiellement de niveau avec au moins une des crêtes liées à la rugosité extérieure de la couche en métal. Dans certains cas, la surface peut inclure des parties de la couche en métal et les parties de la suffisance posent résider au-dessus de la couche en métal. Dans d'autres cas, la méthode peut inclure former une surface dans laquelle la couche de suffisance est arrangée au-dessus du métal couche-remplissent interface de couche. En l'un ou l'autre cas, une topographie de semi-conducteur ayant une couche en métal avec une rugosité extérieure moyenne moins que la rugosité extérieure moyenne obtenue pendant le dépôt de la couche en métal peut être obtenue.

 
Web www.patentalert.com

< Hermetically sealed microstructure package

< Liquid crystal display device and method for manufacturing the same

> Semiconductor devices, and semiconductor processing methods

> Non-uniform minority carrier lifetime distributions in high performance silicon power devices

~ 00148