Method for filling structural gaps and integrated circuitry

   
   

A semiconductor processing method for filling structural gaps includes depositing a substantially boron free silicon oxide comprising material at a first average deposition rate over an exposed semiconductive material in a gap between wordline constructions and at a second average deposition rate less than the first average deposition rate over the wordline constructions. A reduced gap having a second aspect ratio less than or equal to a first aspect ratio of the original gap may be provided. An integrated circuit includes a pair of wordline constructions separated by a gap therebetween in areas where the wordline constructions do not cover an underlying semiconductive substrate. A layer of substantially boron free silicon oxide material has a first thickness over the substrate within the gap and has a second thickness less than the first thickness over the wordline constructions.

Eine Verarbeitungsmethode des Halbleiters für das Füllen der strukturellen Abstände schließt ein Silikonoxid des Bors im wesentlichen niederlegen frei ein, das Material an einem ersten durchschnittlichen Absetzungrate Überschuß ein herausgestelltes semiconductive Material in einem Abstand zwischen wordline Aufbauten und mit einer zweiten durchschnittlichen Absetzungrate weniger als die erste durchschnittliche Absetzungrate über den wordline Aufbauten enthält. Ein verringerter Abstand, der ein zweites Längenverhältnis weniger als oder Gleichgestelltes zu einem ersten Längenverhältnis des ursprünglichen Abstandes hat, kann zur Verfügung gestellt werden. Eine integrierte Schaltung schließt ein Paar wordline Aufbauten ein, die durch einen Abstand getrennt werden, therebetween in den Bereichen, in denen die wordline Aufbauten nicht ein zugrundeliegendes semiconductive Substrat bedecken. Eine Schicht im wesentlichen Silikon-Oxidmaterial des Bors freies hat eine erste Stärke über dem Substrat innerhalb des Abstandes und hat eine zweite Stärke weniger als die erste Stärke über den wordline Aufbauten.

 
Web www.patentalert.com

< Mosfets incorporating nickel germanosilicided gate and methods for their formation

< Self-aligned vias in an integrated circuit structure

> Semiconductor device having a potential fuse, and method of manufacturing the same

> ESD parasitic bipolar transistors with high resistivity regions in the collector

~ 00130