Cost saving methods using pre-defined integrated circuit modules

   
   

This invention discloses a multiple-chip module (MCM) device supported on a semiconductor wafer. The MCM device includes a core module that has a plurality of logic circuits having a layer structure formed by a logic circuit manufacturing process for performing logic functions of said MCM device. The MCM device further includes at least an input/output (I/O) module disposed next to and separate from the core module comprising a plurality of I/O circuits having a layer structure formed by an I/O circuit manufacturing process for performing input/output functions for said MCM device. The core module is flipped to have face-to-face contacts with a plurality of inter-module contact points disposed on the I/O module.

Diese Erfindung gibt eine Vorrichtung des Mehrfachspan Moduls (MCM) frei, die auf ein Halbleiterplättchen gestützt wird. Die MCM Vorrichtung schließt ein Kernmodul mit ein, das eine Mehrzahl der Koinzidenzschaltungen hat, die eine Schichtstruktur durch ein Koinzidenzschaltung-Herstellungsverfahren für das Durchführen von von Logikfunktionen der besagten MCM Vorrichtung sich bilden lassen. Die weitere MCM Vorrichtung schließt mindestens ein Input/Output (I/O) Modul mit ein, das nahe bei und getrennt von dem Kernmodul abgeschaffen wird, das eine Mehrzahl von den I/O Stromkreisen enthält, die eine Schichtstruktur durch ein I/O Stromkreis-Herstellungsverfahren für das Durchführen der Input/Output Funktionen für besagte MCM Vorrichtung sich bilden lassen. Das Kernmodul wird leicht geschlagen, um vertrauliche Kontakte mit einer Mehrzahl der inter-module Kontaktpunkte zu haben, die auf dem I/O Modul abgeschaffen werden.

 
Web www.patentalert.com

< Apparatus and method for incorporating driver sizing into buffer insertion using a delay penalty estimation technique

< Method and apparatus for evaluating results of multiple software tools

> Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis

> System and method for executing tests on an integrated circuit design

~ 00111