A method of optimizing speed and predicted power of integrated circuit
designs includes creating a machine representation representing devices of
the integrated circuit design, where for each device in a path of the
integrated circuit, the representation includes device size information
and device type information. The device type information includes
selection between at least one fast-but-leaky type and at least one
slow-but-not-leaky type. A global optimization is then performed, wherein
substitutions of both device type and device size are performed on the
machine representation in each iteration. Substituted representations are
evaluated for speed and power consumption.
Um método de optimizing a velocidade e o poder predito de projetos do circuito integrado inclui criar uma respresentação da máquina que representa dispositivos do projeto do circuito integrado, onde para cada dispositivo em um trajeto do circuito integrado, a respresentação inclui a informação do tamanho do dispositivo e o tipo de dispositivo informação. O tipo de dispositivo informação inclui a seleção entre ao menos um tipo rápido-mas-gotejante e ao menos um tipo lento-mas-não-gotejante. Um optimization global é executado então, wherein as substituições do tipo de dispositivo e do tamanho do dispositivo são executadas na respresentação da máquina em cada iteração. As respresentações substituídas são avaliadas para o consumo da velocidade e da potência.
