A first and a second netlist of a first and a second function block of a circuit design are correspondingly partitioned into at least a first and a second partition, and a third and a fourth partition respectively. The first and third partitions include majorities of the constituting elements of the first and second netlists respectively. The second and fourth partitions include minorities of the constituting elements of the first and second netlists. Placements of the constituting elements of the first and third partitions are correspondingly determined. The second and fourth partitions are merged to form a composite partition, which in turn is partitioned for joint determination of placement of these minority constituting elements of the first and second netlists of the first and second function blocks on logic devices. In one embodiment, the second and fourth partitions operate in the one clock domain, while the first and third partitions operate in one or more other clock domains.

Un primo e secondo netlist di un primo e un secondo blocchetto di funzione di un disegno di circuito sono divisi corrispondentemente in un almeno primo e secondo divisorio e un terzo e un divisorio di quarto rispettivamente. I primi e terzi divisorii includono le maggior parte degli elementi di costituzione dei primi e secondi netlists rispettivamente. I divisorii di quarto e di secondo includono le minoranze degli elementi di costituzione dei primi e secondi netlists. Le disposizioni degli elementi di costituzione dei primi e terzi divisorii sono determinate corrispondentemente. I divisorii di quarto e di secondo sono fusi per formare un divisorio composito, che a sua volta è diviso per determinazione unita della disposizione di questa minoranza che costituisce gli elementi del primi ed i secondi netlists della prima e seconda funzione ostruisce sui dispositivi di logica. In un incorporamento, i divisorii di quarto e di secondo funzionano nell'un dominio dell'orologio, mentre i primi e terzi divisorii funzionano in uno o più altri dominii dell'orologio.

 
Web www.patentalert.com

< Assembler tool for processor-coprocessor computer systems

< Programmable logic controller method, system and apparatus

> Method and device for computing incremental checksums

> Reed-solomon decoder

~ 00094