A contact structure for a ferroelectric memory device integrated in a semiconductor substrate and includes an appropriate control circuitry and a matrix array of ferroelectric memory cells, wherein each cell includes a MOS device connected to a ferroelectric capacitor. The MOS device has first and second conduction terminals and is covered with an insulating layer. The ferroelectric capacitor has a lower plate formed on the insulating layer above the first conduction terminals and connected electrically to the first conduction terminals, which lower plate is covered with a layer of a ferroelectric material and coupled capacitively to an upper plate. Advantageously, the contact structure comprises a plurality of plugs filled with a non-conductive material between the first conduction terminals and the ferroelectric capacitor, and comprises a plurality of plugs filled with a conductive material and coupled to the second conduction terminals or the control circuitry.

Uma estrutura do contato para um dispositivo de memória ferroelectric integrado em uma carcaça do semicondutor e inclui uns circuitos apropriados do controle e uma disposição de matriz de pilhas de memória ferroelectric, wherein cada pilha inclui um dispositivo do MOS conectado a um capacitor ferroelectric. O dispositivo do MOS tem primeiramente e segundos terminais da condução e é coberto com uma camada isolando. O capacitor ferroelectric tem uma placa mais baixa dada forma na camada isolando acima dos primeiros terminais da condução e conectada eletricamente aos primeiros terminais da condução, que uma placa mais baixa é coberta com uma camada de um material ferroelectric e acoplada capacitively a uma placa superior. Vantajosamente, a estrutura do contato compreende um plurality dos plugues enchidos com um material non-conductive entre os primeiros terminais da condução e o capacitor ferroelectric, e compreende um plurality dos plugues enchidos com um material condutor e acoplados aos segundos terminais da condução ou aos circuitos do controle.