A method of generating an information signal in a 1T/1C, ferroelectric memory cell where the bit line and plate line are arranged parallel to one another is described. The method includes precharging the bit line to a voltage V.sub.DD while the plate line is set to ground when a word line is selected. A semiconductor memory device is also described that has an array of 1T/1C memory cells arranged in a bit-plate parallel architecture, where a plurality of adjacent memory cells that share a common plate line are read or written to simultaneously.

Um método de gerar um sinal de informação em um 1T/1C, a pilha de memória ferroelectric onde a linha do bocado e a linha da placa estão paralelas arranjado a uma outra é descrito. O método inclui pré-carregar a linha do bocado a uma tensão V.sub.DD quando a linha da placa estiver ajustada à terra quando uma linha da palavra está selecionada. Um dispositivo de memória do semicondutor é descrito também que tenha uma disposição das pilhas de memória 1T/1C arranjadas em uma arquitetura da paralela da bocado-placa, onde um plurality das pilhas de memória adjacentes que compartilham de uma linha comum da placa seja lido ou escrito a simultaneamente.