It is an object of the present invention to provide a semiconductor integrated circuit having a chip layout that reduces line length to achieve faster processing. A cache comprises a TAG memory module and a cache data memory module. The cache data memory module is divided into first and second cache data memory modules which are disposed on both sides of the TAG memory module, and input/output circuits of a data TLB are opposed to the input/output circuit of the TAG memory module and the input/output circuits of the first and second cache data memory modules across a bus area to reduce the line length to achieve faster processing.

Het is een doel van de onderhavige uitvinding om een halfgeleidergeïntegreerde schakeling te verstrekken die een spaanderlay-out heeft die lijnlengte vermindert om snellere verwerking te bereiken. Een geheim voorgeheugen bestaat uit een het geheugenmodule van de MARKERING en uit een het geheugenmodule van geheim voorgeheugengegevens. De het geheugenmodule van geheim voorgeheugengegevens is eerst verdeeld in en tweede het geheugenmodules van geheim voorgeheugengegevens die worden geschikt aan beide kanten van de het geheugenmodule van de MARKERING, en input/output de kringen van een gegeven TLB zijn tegengesteld aan de input/outputkring van de het geheugenmodule van de MARKERING en de input/outputkringen van de eerste en tweede het geheugenmodules van geheim voorgeheugengegevens over een busgebied om de lijnlengte te verminderen om snellere verwerking te bereiken.