A structure and method for determining barrier layer integrity for multi-level copper metallization structures in integrated circuit manufacturing. Novel testing structures prevent any conducting residues of the copper CMP from diffusing into the dielectric layer. Barrier layer integrity is tested by performing leakage or other electrical measurements between copper features on two different metal levels.

Una struttura e un metodo per la determinazione dell'integrità di strato di sbarramento per le strutture di rame multilivelli di metalizzazione nel manufacturing del circuito integrato. Le strutture difficili del romanzo impediscono tutti i residui di condotta del CMP del rame la diffusione nello strato dielettrico. L'integrità di strato di sbarramento è esaminata realizzando la perdita o altre misure elettriche fra le caratteristiche di rame a due livelli differenti del metallo.

 
Web www.patentalert.com

< Cu film deposition equipment of semiconductor device

< MOS transistors with improved gate dielectrics

> Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same

> Method for manufacturing aluminum oxide film for use in a semiconductor device

~ 00063