A Cu thin film deposition equipment of a semiconductor device is disclosed for improving deposition speed of a Cu thin film and lowering its corresponding cost. This equipment includes a load lock carrying out the steps before and after wafer processes, an aligner carrying out alignment so that a wafer reaches a desired position, a de-gas chamber removing residue such as gas produced on a surface of a wafer, and a feeding chamber provided with a robot placing the wafer in/out of each chamber. A pre-cleaning chamber cleaning the inside and the outside of a pattern using plasma on a wafer fed by the feeding chamber, a barrier metal deposition chamber, an adhesion glue layer (AGL) flash Cu deposition chamber, a CECVD deposition chamber, and a plasma treatment chamber are also provided with the equipment.

Un equipo de la deposición de la película fina del Cu de un dispositivo de semiconductor se divulga para mejorar velocidad de la deposición de una película fina del Cu y bajar su coste correspondiente. Este equipo incluye una cerradura de la carga que realiza los procesos de la oblea de los pasos antes y después, una alineación que realiza del alineador de modo que una oblea alcance una posición deseada, un compartimiento de la desgasificación que quita residuo tal como gas producido en una superficie de una oblea, y un compartimiento de alimentación proporcionado una robusteza que coloca la oblea in/out de cada compartimiento. Un compartimiento de prelimpieza que limpiaba el interior y el exterior de un patrón que usaba plasma en una oblea alimentó por el compartimiento de alimentación, un compartimiento de la deposición del metal de la barrera, un compartimiento de destello de la deposición del Cu de la capa del pegamento de la adherencia (AGL), un compartimiento de la deposición de CECVD, y un compartimiento del tratamiento del plasma también se proporciona el equipo.

 
Web www.patentalert.com

< Semiconductor catalytic layer and atomic layer deposition thereof

< Method of copper interconnect formation using atomic layer copper deposition and a device thereby formed

> MOS transistors with improved gate dielectrics

> Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP

~ 00095