A selection circuit causes either a memory 6H or 6L to enter an enabled state according to address data A16 of address data A0-A16 when a mode signal M is 1. The selection circuit comprises OR gates (10, 12) which output different outputs. When the address data A16 is 0, a nonvolatile memory 6L enters an enabled state. Then, the memory 6L is addressed according to the address data A0-A15 so that, for example, 8-bit lower data is written therein. On the other hand, when the address data A16 is 1, a nonvolatile memory 6H becomes in an enabled state. Then, the memory 6H is addressed according to the address data A0-A15 so that, for example, 8-bit upper data is written therein. Also, when an external terminal (17) is grounded, and a mode signal become 0, the OR gates (10, 12) outputs signals 0, so that the memories 6H, 6L simultaneously become in an enabled state. When data is read from corresponding addresses of each memory, data of, for example, 16-bits is obtained.

Цепь выбора причиняет или память 6H или 6L вписать включенное положение согласно адресныа сведения A16 адресныа сведения A0-A16 когда сигнал м режима 1. Цепь выбора состоит из ИЛИ стробы (10, 12) которые вывели наружу по-разному выходы. Когда адресныа сведения A16 0, слаболетучая память 6L входит в включенное положение. После этого, память 6L адресована согласно адресныа сведения A0-A15 так, что, например, 8ые-разрядн более низкие данные будут написаны в этом. С другой стороны, когда адресныа сведения A16 1, слаболетучая память 6H становит в включенном положении. После этого, память 6H адресована согласно адресныа сведения A0-A15 так, что, например, 8ые-разрядн верхние данные будут написаны в этом. Также, когда внешний стержень (1ъ) заземлен, и сигнал режима становит 0, ИЛИ стробирует (10, 12) выходные сигналы 0, так, что памяти 6H, 6L одновременно станут в включенном положении. Когда данные прочитаны от соответствуя адресов каждой памяти, данных, например, 16-bits получено.