A method and structure for performing capacitance extraction during the design of an integrated circuit includes inputting a specified wiring density and design requirements, determining a minimum spacing for wire segments based on the design requirements, calculating a transparency factor based on the wiring density, calculating a lateral capacitance assuming virtual wires are present in the integrated circuit, and calculating a vertical capacitance based on the transparency factor.

Un metodo e una struttura per l'effettuazione dell'estrazione di capacità durante la progettazione di un circuito integrato include l'immissione della densità legante specificata ed i requisiti di disegno, determinanti un gioco minimo dei segmenti del legare basati sui requisiti di disegno, calcolatori un fattore dell'acetato basato sulla densità dei collegamenti, calcolatrice una capacità laterale che presuppone i legare virtuali sono presenti nel circuito integrato e nella calcolazione della capacità verticale basata sul fattore dell'acetato.

 
Web www.patentalert.com

< (none)

< Method of automatically generating repeater blocks in HDL and integrating them into a region constrained chip design

> Method and system for equivalence-checking combinatorial circuits using interative binary-decision-diagram sweeping and structural satisfiability analysis

> (none)

~ 00049