A method of forming an organic low k layer, for use as an interlevel dielectric layer in semiconductor integrated circuits, has been developed. An organic low k layer, such as a poly arylene ether layer, with a dielectric constant between about 2.6 to 2.8, is applied on an underlying metal interconnect pattern. The moisture contained in the as applied, organic low k layer, or the moisture absorbed by the organic low k layer, due to exposure to the environment, is then reduced via a high density plasma treatment, performed in a nitrogen ambient. The reduction in moisture can be accomplished, even when the organic low k layer had been exposed to the environment for a period of time as great as three months. The dielectric constant, of the organic low k layer, remains unchanged, as a result of the high density plasma treatment.

Μια μέθοδος ένα οργανικό χαμηλό στρώμα Κ, για τη χρήση ως διηλεκτρικό στρώμα interlevel στα ολοκληρωμένα κυκλώματα ημιαγωγών, έχει αναπτυχθεί. Ένα οργανικό χαμηλό στρώμα Κ, όπως ένα πολυ στρώμα αιθέρα arylene, με μια διηλεκτρική σταθερά μεταξύ περίπου 2,6 έως 2,8, εφαρμόζεται σε ένα ελλοχεύον μέταλλο διασυνδέει το σχέδιο. Η υγρασία που περιλαμβάνεται όπως εφαρμοσμένο, οργανικό χαμηλό στρώμα Κ, ή η υγρασία που απορροφάται από το οργανικό χαμηλό στρώμα Κ, λόγω στην έκθεση στο περιβάλλον, μειώνεται έπειτα μέσω μιας επεξεργασίας πλάσματος υψηλής πυκνότητας, που εκτελείται σε ένα άζωτο περιβαλλοντικό. Η μείωση της υγρασίας μπορεί να ολοκληρωθεί, ακόμα και όταν είχε εκτεθεί το οργανικό χαμηλό στρώμα Κ στο περιβάλλον για μια χρονική περίοδο τόσο μεγάλη όπως τρεις μήνες. Η διηλεκτρική σταθερά, του οργανικού χαμηλού στρώματος Κ, παραμένει αμετάβλητη, ως αποτέλεσμα της επεξεργασίας πλάσματος υψηλής πυκνότητας.

 
Web www.patentalert.com

< (none)

< Method and device for treating substrate

> Process for fabricating organic semiconductor device involving selective patterning

> (none)

~ 00039