This invention relates to a method of fabrication used for semiconductor integrated circuit devices, and more specifically, in the formation of self-aligned dual damascene interconnects and vias, which incorporates low dielectric constant intermetal dielectrics (IMD) and utilizes silylated top surface imaging (TSI) photoresist, with a single or multi-step selective reactive ion etch (RIE) process, to form trench/via opening. The invention incorporates the use of a silylated top surface imaging (TSI) resist etch barrier layer to form the via pattern, in the first level of a dual damascene process. Two variations of using the top surface imaging (TSI) resist, with and without leaving an exposed region in place, are described in the first and second embodiment of the invention, and in addition, a thin dielectric layer is made use of just below the resist layer. Provided adhesion between the top surface imaging (TSI) photoresist and the low dielectric constant intermetal dielectric (IMD) is good, the thin dielectric layer described above can be omitted, yielding the third and fourth embodiment of the invention. Special attention in the process is given to protecting the integrity of the low dielectric constant intermetal dielectric (ILD) material, selected from the group consisting of organic based or carbon doped silicon dioxide.

Questa invenzione riguarda un metodo di montaggio usato per i dispositivi del circuito integrato a semiconduttore e specificamente, nella formazione del damascene doppio auto-allineato collega e vias, che incorpora i dielettrici intermetal bassi di costante dielettrico (IMD) ed utilizza il photoresist sililato di formazione immagine della superficie superiore (TSI), con un singolo o processo reattivo selettivo a più gradi incissione all'acquaforte dello ione (RIE), per formare l'apertura di trench/via. L'invenzione comprende l'uso di una formazione immagine sililata della superficie superiore (TSI) resiste allo strato di sbarramento incissione all'acquaforte per formare via il modello, nel primo livello di un processo damascene doppio. Due variazioni di usando la formazione immagine della superficie superiore (TSI) resistono a, con e senza lasciare una regione esposta sul posto, sono descritte nel primo e secondo metodo di realizzazione dell'invenzione ed in più, uno strato dielettrico sottile è usato appena sotto lo strato di resistenza. Se l'adesione fra il photoresist di formazione immagine della superficie superiore (TSI) ed il dielettrico intermetal basso di costante dielettrico (IMD) è buona, lo strato dielettrico sottile descritto precedentemente può essere omesso, rendendo il metodo di realizzazione di quarto e di terzo dell'invenzione. Attenzione speciale nel processo è prestata a proteggere l'integrità del materiale dielettrico intermetal basso di costante dielettrico (ILD), scelto dal gruppo che consiste del diossido basato o carbonio verniciato organico del silicone.