A flip-flop-based circuit architecture generates a hazard-free asynchronous
signal given the SET and RESET sum-of-product (SOP) solutions to an
asynchronous process. The flip-flop SET and RESET SOP solutions can be
hazardous. Thus, general purpose synchronous optimization tools (which are
indifferent to hazards) can be used to derive the optimal SOP solutions. A
fixed layer built around the SOP cores eliminates all hazards in the
circuit. In one embodiment, the architecture is optimized by eliminating
an RS latch and delay lines in the SOP cores. The architecture of the
present invention is guaranteed to admit any semi-modular race-free state
graph representation of an asynchronous process that satisfies the n-shot
requirement. The state graph representations can be examined to determine
if alternate, solution-specific, simplified architectures can be employed
that further decrease the final area by the elimination of flip-flops or
the elimination of a timing delay.
Una arquitectura de circuito mover de un tiro'n-fracaso-basada genera una señal asincrónica peligro-libre dada las soluciones del suma-de-producto del SISTEMA y del REAJUSTE (SOP) a un proceso asincrónico. El SISTEMA del flip-flop y las soluciones REAJUSTADAS del SOP pueden ser peligrosos. Así, las herramientas de optimización síncronas de fines generales (que son indiferentes a los peligros) se pueden utilizar para derivar las soluciones óptimas del SOP. Una capa fija construida alrededor de los corazones del SOP elimina todos los peligros en el circuito. En una encarnación, la arquitectura es optimizada eliminando un cierre de RS y retrasa líneas en los corazones del SOP. La arquitectura de la actual invención está garantizada para admitir que cualquier representación raza-libre semi-modular del gráfico del estado de un proceso asincrónico que satisface n-tiro' al requisito. Las representaciones del gráfico del estado se pueden examinar para determinarse si son alternas, solucio'n-especi'fico, las arquitecturas simplificadas pueden ser empleadas que la disminución adicional el área final por la eliminación de flip-flop o la eliminación retraso.
