A memory device includes a memory node (1) to which charge is written through a tunnel barrier configuration (2) from a control electrode (9). The stored charge effects the conductivity of a source/drain path (4) and data is read by monitoring the conductivity of the path. The charge barrier configuration comprises a multiple tunnel barrier configuration, which may comprise alternating layers (16) of polysilicon of 3 nm thickness and layers (15) of Si.sub.3 N.sub.4 of 1 nm thickness, overlying polycrystalline layer of silicon (1) which forms the memory node. Alternative barrier configurations (2) are described, including a Schottky barrier configuration, and conductive nanometre scale conductive islands (30, 36, 44), which act as the memory node, distributed in an electrically insulating matrix.

Un dispositivo di memoria include un nodo di memoria (1) a cui la carica è scritta con una configurazione della barriera del traforo (2) da un elettrodo di controllo (9). La carica immagazzinata effettua la conducibilità di un percorso di source/drain (4) ed i dati sono letti controllando la conducibilità del percorso. La configurazione della barriera della carica contiene una configurazione multipla della barriera del traforo, che può contenere gli strati alternati (16) di un polysilicon di spessore di 3 nm e gli strati (15) di Si.sub.3 N.sub.4 di 1 spessore di nm, strato policristallino sovrastante di silicone (1) che forma il nodo di memoria. Le configurazioni alternative della barriera (2) sono descritte, compreso una configurazione della barriera dello Schottky e le isole conduttive della scala conduttiva del nanometre (30, 36, 44), che fungono da nodo di memoria, distribuite in una tabella elettricamente isolante.