Row and/or column decoder optimization method and apparatus

   
   

A row decoder (10) for a video display system (12) wherein row output lines (28) of a row predecoder (20) are physically arranged such that adjacent iterations of the output lines (28) will generally not be switching simultaneously where addressing of the output lines (28) is sequential according to numbering and application. A ground trace (32) is provided between iterations of the output lines (28) which will be switching simultaneously. The output lines (28) provide input to a decoding circuit (34) within the row decoder (10). A plurality iterations of predecoder subcircuits (21) each having a compliment of the output lines (28) is to provided such that all of the rows of a pixel array (14) can be addressed.

Un decodificador de la fila (10) para un sistema de visualización video (12) en donde las líneas de salida de la fila (28) de un predecoder de la fila (20) físicamente se arreglan tales que las iteraciones adyacentes de las líneas de salida (28) no cambiarán generalmente simultáneamente donde dirección de las líneas de salida (28) es secuencial según la enumeración y el uso. Un rastro de tierra (32) se proporciona entre las iteraciones de las líneas de salida (28) que estén cambiando simultáneamente. Las líneas de salida (28) proporcionan la entrada a un circuito que descifra (34) dentro del decodificador de la fila (10). Las iteraciones de una pluralidad de los subcircuits del predecoder (21) por cada uno que tenían un elogio de las líneas de salida que (28) está a proporcionaron tales que todas las filas de un arsenal del pixel (14) pueden ser tratadas.

 
Web www.patentalert.com

< Programmable logic device architecture based on arrays of LUT-based Boolean terms

< Voltage mismatch tolerant input/output buffer

> Method for managing public key

> Substrate processing apparatus

~ 00173